Основная часть:
В данной курсовой работе необходимо разработать управляющий автомат с жесткой / программируемой логикой для выполнения операции: y = (a - b)/с.
Управляющий автомат связан с операционным автоматом. В данном случае в качестве операционного автомата выступает микропроцессорная система, базирующаяся на каком-то конкретном микропроцессоре. В качестве данного микропроцессора выберем шестнадцатиразрядный микропроцессор Intel 80286. Т.е. все операнды должны иметь размер 16 бит, так как регистры имеют разрядность 16 бит. Но так как в заданной операции присутствует деление, то разрядность делимого (а) должна быть в два раза больше разрядности делимого (с). Все операнды хранятся в ОЗУ в дополнительном коде.
С учетом вышесказанного разработаем алгоритм и программу на ассемблере для выполнения заданной операции.
Листинг программы приведен в приложении 1.
Схема алгоритма приведена в приложении 2.
Этапы работы:
1. Составление алгоритма работы операционного автомата.
2. Построение таблицы переходов для автомата Мура, синтез СКУ и СВФ.
3. Построение автомата Мили, синтез СКУ и СВФ.
4. Минимизация числа состояний выбранного автомата.
5. Построение функций возбуждения и выходов.
6. Оценка автомата с точки зрения максимального быстордействия.
7. Разработка принципиальной схемы управляющего автомата с жёсткой логикой.
8. Разработка функциональной схемы МПА с программируемой логикой.
9. Разработка таблицы прошивки ПЗУ МПА с ПЛ.
10. Разработка принципиальной схемы МПА с ПЛ.
............
Данный автомат может быть реализован разными путями. По заданию необходимо разработать автомат с максимальным быстродействием.
Состояния автомата закодированы четырьмя разрядами, значит нужно использовать 4 триггера. Автомат должен быть синхронизирован, причём динамически.
Микросхемы логики выберем из серий К155, К555 .
Рассмотрим примененный в нашей работе вариант структурного синтеза.
Выходы триггеров подключаются на логике вместе с управляющими сигналами На ЛЭ реализуются функции возбуждения и функции выходов.
Выходы управляющего автомата формируются следующим образом: с выходов логических элементов они поступают на разъем. Все выходы автомата формируются по позитивной логике, то есть 0 соответствует отсутствию сигнала, а 1 – присутствию.
Схема электрическая принципиальная УА с жесткой логикой представлена в приложении 3.
Используемые микросхемы:
К155ЛН1 – 6-не
К155ТМ2 – D-триггер
К155ТВ1 – JK-триггер
К155ЛИ1 – 2и
К555ЛИ3 – 3и
К155ЛЕ4—3или-не
К155ЛР3 – 2-2-2-3И-4ИЛИ-НЕ
К155ЛР4 – 4 – 4И – 2 ИЛИ - НЕ
К155ЛД1 – 2 логических расширителя по ИЛИ
4.5 Расчет максимальной частоты следования синхросигнала.
Структура автомата подразумевает, что сигнал “пуск” происходит после сигнала “инициализация”. Для цели инициализации при включении питания предусмотрена цепь R1-C1, которая обеспечивает установку триггера управления . R1=1кОм, С1=1мкФ
Уровень логической единицы для микросхем формируем резистором R1, сопротивление которого 1 кОм.
.....
1. При появлении нулевого уровня на входе «Инициализации», происходит появление 0 на выходе элемента D1.1 (ЛИ4). Это приводит к установлению триггера D2.1 (ТМ2) в 1. На прямом выходе триггера появляется 1, а на инверсном – 0. С инверсного выхода, 0 поступает на асинхронный вход сброса регистров D3, D12, D13 (ИР13). Так как триггер находится в устойчивом состоянии, постоянный уровень 0 приведет к постоянному состоянию «сброшенности» регистров, то есть они не будут работать.
2. При появлении сигнала ПУСК на входе R триггер D2.1 (TM2) устанавливается в единичное состояние. На инверсном выходе триггера будет 1. Этот сигнал разрешает работу всех регистров D3, D12, D13 (ИР13).
3. В конце работы алгоритма в РСЛ[0] должен сформироваться сигнал завершения работы. Данный сигнал закодирован одной 1, поэтому мы снимаем его с 35 выхода дешифратора D18(ИД3). Посылаем этот сигнал на элемент, который с него запрещает прохождение синхроимпульса и устанавливает триггер D2.1 в единичное состояние. Далее происходит инициализация схемы (пункт 1).
........